• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種薄膜電晶體，此電晶體具有：閘極電極；與所述閘極電極相接觸的閘極絕緣膜；氧化物半導體層，包含第1區域和第2區域，且經由所述閘極絕緣膜而與所述閘極電極對向配置，所述第1區域以In(a)Ga(b)Zn(c)O(d)(0＜a≦37/60，3a/7-3/14≦b≦91a/74-17/40，其中b＞0，0＜c≦3/5，a+b+c=1，d＞0)表示，所述第2區域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)＞0.250，p＞0，q＞0，r＞0，s＞0)表示，且與所述第1區域相比距所述閘極電極較遠；以及源極電極和汲極電極，彼此分開配置，且經由所述氧化物半導體層可以導通。
    公开号:TW201310658A
    申请号:TW101127289
    申请日:2012-07-27
    公开日:2013-03-01
    发明作者:Masashi Ono；Masahiro Takata；Atsushi Tanaka；Masayuki Suzuki
    申请人:Fujifilm Corp；
    IPC主号:H01L29-00
    专利说明:
    薄膜電晶體及其製造方法、顯示裝置、影像傳感器、X線傳感器以及X線數位攝影裝置
    本發明是有關於一種薄膜電晶體及其製造方法、顯示裝置、影像感測器、X射線感測器以及X射線數位攝影裝置。
    近年來，在活性層(通道層)中使用In-Ga-Zn-O系(以下稱作IGZO)的氧化物半導體薄膜的薄膜電晶體的研究開發很活躍。氧化物半導體薄膜可以低溫成膜，並且顯示出較非晶矽高的移動度，而且對可視光透明，因此可以於塑膠板或薄膜等基板上形成可撓式薄膜電晶體。
    這裡，表1中顯示各種電晶體特性之場效移動度或製程溫度等的比較結果。
    如表1所示，雖然活性層為多晶矽的薄膜電晶體可以得到100cm2/Vs左右的移動度，但製程溫度非常高，達到450℃以上，只能於耐熱性高的基板上形成，不適合廉價、大面積、可撓化。此外，活性層為非晶矽的薄膜電晶體可以在300℃左右的較低溫度下形成，因此與多晶矽相比基板的選擇性廣，但頂多也只能得到1cm2/Vs左右的移動度，不適合高精細的顯示器用途。另一方面，從低溫成膜的觀點考慮，活性層為有機物的薄膜電晶體可以在100℃以下形成，因此期待著在使用了耐熱性低的塑膠薄膜基板等的可撓顯示器用途等中應用，但在移動度方面只得到了與非晶矽相同程度的結果。
    例如，日本專利特開2010-21555號公報中揭示了一種薄膜電晶體，其中作為活性層，在距閘極電極(gate electrode)近的一側配置包含IZO、ITO、GZO、或AZO的氧化物的高移動度層、而在距閘極電極遠的一側配置含Zn的氧化物層。
    日本專利特開2009-170905號公報中揭示了一種顯示基板，所述顯示基板至少於閘極配線上包含：第1半導體圖案，其中包含非晶矽；以及第2半導體圖案，其中包含Ga、In、Zn、Sn、Co、Ti和Mg中的至少一種元素和氧元素O。
    日本專利特開2010-161339號公報中揭示了一種場效電晶體，所述場效電晶體至少具備半導體層和閘極電極，所述閘極電極經由閘極絶緣層設於所述半導體層上，其中所述半導體層包括：第1非晶質氧化物半導體層，其中包括選自Zn或In的至少一種元素；以及第2非晶質氧化物半導體層，其中包括選自Ge或Si的至少一種元素和選自Zn或In的至少一種元素。
    此外，在K．Koike等人，Applied Physics Letters，87(2005)112106中，揭示了一種雜結構場效電晶體，其中藉由接合電子親和力不同的ZnO和ZnMgO，載體移動層形成單一量子井。
    在日本專利特開2010-21555號公報所揭示的薄膜電晶體中，斷開電流值高、待機時(Vg=0V)的耗電量大。此外，由於使用IZO系等作為電流路徑層，因此與使用IGZO系時相比，相對於驅動時的電壓施加的特性劣化大。
    在日本專利特開2009-170905號公報所揭示的顯示基板中，由於在作為量子井部的載體移動層中使用移動度較氧化物半導體低一位數左右的非晶矽，因此無法得到足夠的移動度。
    在日本專利特開2010-161339號公報所揭示的薄膜電晶體中，斷開電流值有時會變高，不足以實現低耗電量。
    此外，在K．Koike等人，Applied Physics Letters，87(2005)112106中，為了獲得高移動度，藉由利用分子線外延(epitaxy)法(MBE法)進行外延生長，製作雜結構場效電晶體(HEMT)，必需使基板與半導體膜層的晶格不匹配變得極小。因此，必需將基板加熱至溫度超過700℃，導致基材的選擇性顯著降低。
    即，在低溫下(例如400℃以下)難以兼具高移動度(例如30cm2/Vs以上)和常閉狀態(normally off)。
    本發明之目的在於提供：即使在400℃以下也可以製作兼具20cm2/Vs以上的高場效移動度和作為常閉狀態的低斷開電流的薄膜電晶體及其製造方法；以及藉由低耗電量顯示出良好的特性的顯示裝置、影像感測器、X射線感測器和X射線數位攝影裝置。
    為了達到所述目的，提供以下的發明。
    <1>一種薄膜電晶體，具有：閘極電極；閘極絶緣膜，其與所述閘極電極相接觸；氧化物半導體層，包含第1區域和第2區域，且經由所述閘極絶緣膜而與所述閘極電極對向配置，所述第1區域以In(a)Ga(b)Zn(c)O(d)(0<a≦37/60，3a/7-3/14≦b≦91a/74-17/40，其中b>0，0<c≦3/5，a+b+c=1，d>0)表示，所述第2區域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且與所述第1區域相比距所述閘極電極較遠；以及源極電極(source electrode)和汲極電極(drain electrode)，彼此間隔配置，且經由所述氧化物半導體層可以導通。
    <2>如<1>所述之薄膜電晶體，其中所述第1區域為以b≦17a/23-28/115、b≦-9a+28/5、b≧3a/7-3/14、c≦3/5表示的組成範圍內。
    <3>如<1>所述之薄膜電晶體，其中所述第1區域為以b≦17a/23-28/115、b≦-9a+28/5、b≧3a/37表示的組成範圍內。
    <4>如<1>~<3>中任一項所述之薄膜電晶體，其中所述第2區域以q/(p+q)≦0.875表示。
    <5>如<1>~<4>中任一項所述之薄膜電晶體，其中所述第2區域的膜厚超過10nm且不足70nm。
    <6>如<1>~<5>中任一項所述之薄膜電晶體，其中所述氧化物半導體層為非晶質。
    <7>如<1>~<6>中任一項所述之薄膜電晶體，其中所述薄膜電晶體為底閘極(bottom-gate)-頂部接觸型或頂閘極(top-gate)-底部接觸型。
    <8>一種薄膜電晶體的製造方法，製造如<1>~<7>中任一項所述之薄膜電晶體，所述方法包括：使成膜室內達到第1氧分壓/氬分壓比，利用濺鍍法成膜成構成所述氧化物半導體層的所述第1區域的製程；以及使成膜室內達到第2氧分壓/氬分壓比，利用濺鍍法成膜成構成所述氧化物半導體層的所述第2區域的製程。
    <9>薄膜電晶體的製造方法，製造如<1>~<7>中任一項所述之薄膜電晶體，所述方法包括：利用濺鍍法成膜成所述第1區域的製程；利用濺鍍法成膜成所述第2區域的製程；以及在所述第1區域的成膜中及/或成膜後對所述第1區域之成膜面照射氧自由基的製程。
    <10>一種薄膜電晶體的製造方法，製造如<1>~<7>中任一項所述之薄膜電晶體，所述方法包括：利用濺鍍法成膜成所述第1區域的製程；利用濺鍍法成膜成所述第2區域的製程；以及在所述第1區域的成膜中及/或成膜後，在臭氧環境中對所述第1區域之成膜面照射紫外線的製程。
    <11>如<8>~<10>中任一項所述之薄膜電晶體的製造方法，其中在成膜成所述第1區域的製程和成膜成所述第2區域的製程期間不將氧化物半導體層暴露於大氣中。
    <12>如<8>~<11>中任一項所述之薄膜電晶體的製造方法，其中在成膜成所述第1區域及所述第2區域之後，在300℃以上的溫度下進行後期退火(post anneal)處理。
    <13>如<8>所述之薄膜電晶體的製造方法，其中所述第1氧分壓/氬分壓比高於所述第2氧分壓/氬分壓比。
    <14>一種顯示裝置，具備如<1>~<7>中任一項所述之薄膜電晶體。
    <15>一種影像感測器，具備如<1>~<7>中任一項所述之薄膜電晶體。
    <16>一種X射線感測器，具備如<1>~<7>中任一項所述之薄膜電晶體。
    <17>一種X射線數位攝影裝置，具備如<16>所述之X射線感測器。
    <18>如<17>所述之X射線數位攝影裝置，其可以進行動畫攝影。
    基於所述，本發明可以提供可在400℃以下製作、且兼具20cm2/Vs以上的高場效移動度和形成常閉狀態的低斷開電流的薄膜電晶體及其製造方法、以及藉由低耗電量顯示出良好的特性的顯示裝置、影像感測器、X射線感測器及X射線數位攝影裝置。
    以下，參照所附之圖示，對本發明之實施方式所涉及的薄膜電晶體及其製造方法、以及具備本發明之實施方式所涉及的薄膜電晶體的顯示裝置、感測器及X射線感測器(數位攝影裝置)進行具體的說明。需要說明的是，圖中對具有相同或對應之功能的構件(構成要素)附上相同之符號，以適當地省略說明。 <薄膜電晶體>
    本發明之薄膜電晶體(適當記作「TFT」)，具有對閘極電極施加電壓，以控制流入氧化物半導體層的電流，切換源極電極與汲極電極間的電流的功能，所述薄膜電晶體具有：閘極電極；與所述閘極電極相接觸的閘極絶緣膜；氧化物半導體層，其中包含第1區域和第2區域、且經由所述閘極絶緣膜而與所述閘極電極對向配置，所述第1區域以In(a)Ga(b)Zn(c)O(d)(0<a≦37/60，3a/7-3/14≦b≦91a/74-17/40，其中b>0，0<c≦3/5，a+b+c=1，d>0)表示，所述第2區域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且與所述第1區域相比距所述閘極電極更遠；以及源極電極和汲極電極，彼此分開配置，經由所述氧化物半導體層可以導通。
    本發明所涉及的薄膜電晶體，具有20 cm2/Vs以上的高場效移動度，同時具有形成常閉狀態(較佳的是斷開電流為1E-9A以下)的低斷開電流，特別是還可以達成30 cm2/Vs以上的移動度和常閉狀態。
    此外，在本發明之薄膜電晶體之元件結構中，由於載體移動層(第1區域)沒有暴露於大氣中，因此經時性的或依存於驅動環境的元件特性劣化降低。此外，藉由接合相同的以In、Ga或Zn作為母材的氧化物半導體系，與接合不同種類的半導體時的元件相比，接合界面良好，相對於驅動時的電應力等的元件劣化得到抑制。即使與現有的IGZO單膜之TFT相比，驅動安定性也良好。
    在本發明中，TFT可以形成於基板之上，或者，當TFT之構成要素(例如電極)發揮基板的作用時，可以省略額外的基板。此外，TFT與基板可以直接接觸，也可以在TFT與基板之間設置追加的層或要素。
    本發明之TFT之元件結構可以是以閘極電極的位置為基準的所謂的底閘極型(還稱作反交錯結構)及頂閘極型(還稱作交錯結構)中的任一種形式。此外，根據氧化物半導體層與源極電極和汲極電極(適當地稱作「源極．汲極電極」)的接觸部分，可以是所謂的頂部接觸型和底部接觸型中的任一種形式。
    頂閘極型是指，以形成有TFT的基板作為最下層時，閘極電極配置在閘極絶緣膜之上側、而活性層形成於閘極絶緣膜之下側的形式；底閘極型是指，閘極電極配置在閘極絶緣膜之下側、而活性層形成於閘極絶緣膜之上側的形式。此外，底部接觸型是指，源極．汲極電極較活性層先形成、且活性層的下面與源極．汲極電極接觸的形式；頂部接觸型是指，活性層較源極．汲極電極先形成、且活性層的上面與源極．汲極電極接觸的形式。
    需要說明的是，本實施方式所涉及的TFT，除所述構成外，還可以形成各種構成，適當地可以是於活性層上具備保護層或者於基板上具備絶緣層等的構成。
    以下，參照圖示對本發明之實施方式進行說明。作為代表例，對圖1、圖2所示的TFT進行具體說明，但本發明也可適用於其他形式(結構)的TFT。
    圖1是示意性地繪示本發明之第1實施方式之薄膜電晶體1的構成的截面圖，圖2是示意性地繪示本發明之第2實施方式之薄膜電晶體2的構成的截面圖。在圖1、圖2的各薄膜電晶體1、薄膜電晶體2中，共通的要素帶有相同的符號。
    圖1所示的第1實施方式之薄膜電晶體1是底閘極-頂部接觸型電晶體，圖2所示的第2實施方式之薄膜電晶體2是頂閘極-底部接觸型電晶體。在圖1、圖2所示的實施方式中，雖然相對於氧化物半導體層12的閘極電極16、源極電極13和汲極電極14的配置不同，但賦予相同符號的各要素之功能相同，可以適應相同的材料。
    本發明之實施方式所涉及的薄膜電晶體1、薄膜電晶體2，於基板11上具有閘極電極16、閘極絶緣膜15、氧化物半導體層12(活性層)、源極電極13和汲極電極14，氧化物半導體層12沿膜厚方向自距閘極電極16近的一側起具備第1區域A1和第2區域A2。構成氧化物半導體層12的第1區域A1和第2區域A2連續成膜，在第1區域A1及第2區域A2之間並沒有插入絶緣層、電極層等氧化物半導體層以外的層，而是由氧化物半導體膜構成。
    以下，包括形成有TFT的基板在內，對本發明之TFT之各構成要素進行詳述。 (基板)
    對用於形成薄膜電晶體的基板11的形狀、結構、大小等沒有特別限定，可以根據目的適當選擇。基板11的結構可以是單層結構，也可以是積層結構。
    例如，可以使用由玻璃或YSZ(釔安定化鋯)等無機材料、樹脂或樹脂複合材料等形成的基板。其中，從輕量、具可撓性的方面考慮，較佳的是由樹脂或樹脂複合材料形成的基板。具體而言，可以列舉：由聚對苯二甲酸丁二醇酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二醇酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、烯丙基二甘醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚苯並唑類、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯三氟乙烯等氟樹脂、液晶高分子、丙烯酸樹脂、環氧樹脂、有機矽樹脂、離聚物(ionomer)樹脂、氰酸酯樹脂、交聯富馬酸二酯、環狀聚烯烴、芳香族醚、馬來醯亞胺-烯烴、纖維素、環硫(episulfide)化合物等合成樹脂形成的基板。
    此外，還可以使用下述基板：由已述的合成樹脂等與氧化矽粒子的複合塑膠材料形成的基板；由已述的合成樹脂等與金屬奈米粒子、無機氧化物奈米粒子或無機氮化物奈米粒子等的複合塑膠材料形成的基板；由已述的合成樹脂等與碳纖維或碳奈米管的複合塑膠材料形成的基板；由已述的合成樹脂等與玻璃片、玻璃纖維或玻璃珠的複合塑膠材料形成的基板；由已述的合成樹脂等與黏土礦物或具有雲母派生晶體結構的粒子的複合塑膠材料形成的基板；在薄玻璃與已述的任一種合成樹脂之間具有至少一次的接合界面的積層塑膠基板；由藉由將無機層與有機層(已述的合成樹脂)交替積層而具有至少一次以上的接合界面的、具隔離性能的複合材料形成的基板；不銹鋼基板或不銹鋼與不同種類的金屬積層得到的金屬多層基板；鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)使表面的絶緣性提高的帶有氧化被膜的鋁基板等。
    作為樹脂基板，較佳的是，耐熱性、尺寸安定性、耐溶劑性、電絕緣性、加工性、低通氣性、以及低吸濕性等優異。樹脂基板可以具備用於防止水分或氧透過的阻氣層、或用於提高樹脂基板的平坦性或與下部電極的密合性的下塗層等。
    使用可撓性基板時，基板11的厚度較佳的是50 μm以上、500 μm以下。若基板11的厚度為50 μm以上，則基板本身的平坦性進一步提高。若基板11的厚度為500 μm以下，則基板本身的可撓性進一步提高，更容易被用作可撓性元件用基板。需要說明的是，由於具有足夠的平坦性和可撓性的厚度根據構成基板11的材料而不同，因此必需根據基板材料來設定其厚度，但其範圍大致為50 μm~500 μm的範圍。 (閘極電極)
    作為閘極電極16的材料，只要是具有高導電性的材料即可，沒有特別限定。作為閘極電極的材料，例如可以列舉：Al、Mo、Cr、Ta、Ti、Au、Ag等金屬；Al-Nd；氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物等。藉由使用所述材料(例如金屬氧化物)形成單層或兩層以上的積層結構，可以形成閘極電極。
    使用所述金屬或金屬氧化物構成閘極電極16時，考慮到成膜性、蝕刻或剝離(lift off)法的圖案形成性及導電性等，其厚度較佳的是10 nm以上、1000 nm以下，更佳的是50 nm以上、200 nm以下。 (閘極絶緣膜)
    閘極絶緣膜15是隔開閘極電極16和氧化物半導體12、源極．汲極電極13、14使形成絶緣狀態的層，較佳的是具有高絶緣性的膜，例如可以由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等絶緣膜、或包含兩種以上的所述化合物的絶緣膜等構成。
    需要說明的是，閘極絶緣膜15必需具有足夠的厚度，以降低漏電流及提高電壓耐性，另一方面，若厚度過大，則導致驅動電壓升高。雖然閘極絶緣膜15的厚度也取決於材質，但較佳的是10 nm~10 μm，更佳的是50 nm~1000 nm，特別佳的是100 nm~400 nm。 (氧化物半導體層)
    氧化物半導體層12按照距閘極電極16近的順序包含第1區域A1和第2區域A2，並經由閘極絶緣膜15而與閘極電極16對向配置。第1區域A1是以In(a)Ga(b)Zn(c)O(d)(a≦37/60、b≦91a/74-17/40、b≧3a/7-3/14、c≦3/5，其中a>0，b>0，c>0，d>0、a+b+c=1)表示的IGZO層。第2區域A2是以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示、且與第1區域A1的組成不同的氧化物半導體膜，與第1區域A1相比位元於距閘極電極16較遠的一側、即位於第1區域A1與閘極絶緣膜15接觸的面的相反側。 -第1區域-
    圖3繪示三元相圖記法中的第1區域A1的組成範圍。在構成活性層的氧化物半導體中，通常在電子載體濃度增大的同時場效移動度增大。即，在本實施方式之薄膜電晶體1、薄膜電晶體2中，希望距閘極電極16近、且在施加正的閘極電壓的狀態下形成電流移動層的第1區域A1是具有某種程度的載體濃度的氧化物半導體層。
    另外，認為IGZO的傳導帶下端是藉由In的5s軌道的重疊而形成，已知In含有率對IGZO系的特性影響很大。
    較佳的是，在第1區域A1中，若本實施方式所涉及的TFT的氧化物半導體層12處於以b≦17a/23-28/115、b≦-9a+28/5、b≧3a/7-3/14、c≦3/5(其中a+b+c=1)表示的組成範圍、即圖4中B和C所示的區域，則可以得到場效移動度超過30 cm2/Vs且常閉狀態的薄膜電晶體。
    這裡，若使In含量自第1區域A1中圖4之B所表示的組成範圍起進一步增加、即增大a，則載體濃度達到過剩的狀態，雖然場效移動度超過30 cm2/Vs，但也難以得到常閉狀態的薄膜電晶體。
    另一方面，若使Zn或Ga的含量自第1區域A1中圖4之B所表示的組成範圍進一步增加，則In含有率相對減少，容易得到常閉狀態的薄膜電晶體，但由於載體濃度降低使場效移動度減少，難以兼具超過30 cm2/Vs的場效移動度。
    本發明之薄膜電晶體，藉由控制作為距閘極電極近的一側的第1區域的、通常容易形成退化傳導(degenerate conduction)的高In含有率的IGZO層(所述第1區域)的組成，可以保持IGZO的高移動度，同時實現低斷開電流。此外，在活性層中單獨使用相同組成的IGZO層時，難以實現低斷開電流，但除IGZO層以外，藉由進一步控制與第1區域相比距閘極電極較遠的第2區域的組成及膜厚，可以兼具超過30 cm2/Vs的移動度和1E-9A以下的低斷開電流。
    此外，本實施方式之薄膜電晶體1、薄膜電晶體2中的氧化物半導體層，在第1區域A1中具有IGZO作為電流路徑，與例如使用IZO等製作作為通道層的第1區域A1時相比，可以提供除可以降低特性的經時性劣化以外、還降低對驅動時的電壓施加應力的特性劣化的薄膜電晶體。與IGZO單膜相比，對電應力的安定性良好。
    此外，本實施方式之薄膜電晶體1、薄膜電晶體2，由於構成氧化物半導體層的第1區域A1及第2區域A2以包含In、Ga、Zn及O的同種材料形成，因此與實質上形成通道層的第1區域Al與Si系等不同種類的材料接觸時相比，界面的缺陷密度降低，可以提供從均一性、安定性、可靠性的觀點考慮也優異的薄膜電晶體。特別是與氧化物半導體(IGZO)單膜相比，對電應力的安定性良好。
    此外，由於形成通道層的第1區域A1沒有暴露於大氣中，因此元件特性隨時間或依存於元件放置的環境下的劣化降低。
    希望氧化物半導體層之第1區域A1的厚度為50 nm以下，較佳的是希望第1區域A1的層厚為20 nm以下。進一步較佳的是希望第1區域A1的層厚為5 nm以上且小於10 nm。
    第1區域A1的厚度為5 nm以上時，氧化物半導體層的均一性提高，容易得到高的移動度；第1區域A1的厚度小於10 nm時，總的載體數減少，因此夾止(pinch off)變得容易。 -第2區域-
    在氧化物半導體層12中距閘極電極16遠的一側的第2區域A2，與第1區域A1相比位元於距閘極電極16遠的一側、即第1區域A1與閘極絶緣膜15接觸的面的相反側。第2區域A2以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，具有與第1區域A1的組成不同的組成。
    需要說明的是，在本實施方式之薄膜電晶體1、薄膜電晶體2中，源極電極13和汲極電極14主要經由第2區域A2與氧化物半導體層12連接。因此，以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示的第2區域A2若滿足q/(p+q)>0.875(即富含Ga)，則源極．汲極電極13、14與氧化物半導體層12的接觸電阻升高，存在著場效移動度減少的趨勢。因此，為了製作高移動度的薄膜電晶體，希望第2區域A2滿足q/(p+q)≦0.875。
    在第2區域A2中，若q/(p+q)≦0.250，則在第2區域A2中費米能級與傳導帶相對靠近，電子親和力增大，形成容易實現低電阻化的狀態。若在此狀態下形成與第1區域A1接合的氧化物半導體膜(第2區域A2)，則形成除第1區域A1之外、在第2區域A2之主體中或表面附近也容易形成傳導路徑的狀態，存在著導致斷開電流增大的趨勢。因此，在以In(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)表示的第2區域A2中，必需是q/(p+q)>0.250。
    此外，較佳的是，第2區域A2的厚度超過10 nm。進一步較佳的是，第2區域A2的厚度小於70 nm。
    若第2區域A2的厚度超過10 nm，則得到S值小的良好的電晶體特性。若第2區域A2的厚度為10 nm以下，則容易引起S值的劣化。特別是若第2區域的厚度為30 nm以上，則可以期待斷開電流減小。
    另一方面，若第2區域A2的厚度為70 nm以上，則可以期待斷開電流減小，從S值的觀點考慮也沒有問題，但是存在於源極電極13、汲極電極14與第1區域A1之間的電阻成分(第2區域的電阻)增大，存在著場效移動度降低的趨勢。因此，較佳的是，第2區域A2的膜厚超過10 nm且小於70 nm。
    需要說明的是，從膜的均一性、圖案形成性的觀點考慮，氧化物半導體層12整體的膜厚(總膜厚)較佳的是10 nm~200 nm左右，更佳的是超過15 nm且小於80 nm。 (源極．汲極電極)
    源極電極13和汲極電極14只要均為具高導電性的電極即可，對材料、結構沒有特別限定。例如，作為源極電極和汲極電極的材料，可以列舉：Al、Mo、Cr、Ta、Ti、Au、Ag等金屬；Al-Nd；氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物。藉由使用所述材料(例如金屬氧化物)形成單層或兩層以上的積層結構，可以形成源極電極13、汲極電極14。
    使用所述金屬或金屬氧化物構成源極電極13和汲極電極14時，考慮到成膜性、蝕刻或剝離法的圖案形成性及導電性等，其厚度較佳的是10 nm以上、1000 nm以下，更佳的是50 nm以上、100 nm以下。 <薄膜電晶體的製造方法>
    接下來，對圖1所示的底閘極-頂部接觸型薄膜電晶體1的製造方法進行說明。 (閘極電極的形成)
    首先，準備基板11，根據需要於基板11上形成除薄膜電晶體1以外的層，之後形成閘極電極16。
    關於閘極電極16，考慮到與所用材料的適性，例如可以按照從印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法(Ion Plating method)等物理方式、化學氣相沈積(Chemical Vapor Deposition，CVD)、電漿CVD法等化學方式等中適當選擇的方法進行成膜。例如，在成膜成電極膜後，利用蝕刻或剝離法按照預定的形狀進行圖案化，形成閘極電極16。此時，較佳的是，將閘極電極16及閘極配線同時進行圖案化。 (閘極絶緣膜的形成)
    在形成閘極電極16之後形成閘極絶緣膜15。
    關於閘極絶緣膜15，考慮到與所用材料的適性，例如可以按照從印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等物理方式、CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜。例如，藉由光刻法(photolithography)及蝕刻將閘極絶緣膜15按照預定的形狀進行圖案化。 (氧化物半導體層的形成)
    然後，按照第1區域A1、第2區域A2的順序，利用濺鍍法、脈衝雷射蒸鍍法(PLD法)、CVD法等氣相成膜法、噴墨法等成膜方法進行成膜，作為氧化物半導體層12。具體而言，作為第1區域A1，於絶緣膜15上成膜成以In(a)Ga(b)Zn(c)O(d)(0<a≦37/60，3a/7-3/14≦b≦91a/74-17/40、其中b>0，0<c≦3/5，a+b+c=1，d>0)表示的組成範圍內(圖3中A所表示的區域)、較佳的是滿足b≦17a/23-28/115、b≦-9a+28/5、b≧3a/7-3/14、c≦3/5的組成範圍內(圖4中B和C所表示的區域)、或者滿足b≦17a/23-28/115、b≦-9a+28/5、b≧3a/37的組成範圍內(圖4中B所表示的區域)的IGZO膜。需要說明的是，當第1區域A1為圖4之C所表示的組成範圍內時，在電壓應力時的特性安定性方面有利。
    然後，作為第2區域A2，成膜成以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示、特別佳的是滿足0.250<q/(p+q)≦0.875的IGZO膜。 -第1區域的成膜-
    例如，作為第1區域A1，形成滿足a=37/60，b=1/20，c=1/3的膜，使膜厚達到5 nm。作為以達到所述之金屬元素之組成比的方式進行成膜的方法，當為濺鍍成膜時，第1區域A1可以是將In、Ga、Zn或它們的氧化物或它們的複合氧化物的靶材組合使用的共濺鍍，也可以事先準備已成膜的IGZO膜中的金屬元素之組成比達到所述比例的複合氧化物靶材後單獨進行濺鍍。
    成膜中的基板溫度可以根據基板任意選擇，但是當使用樹脂製的可撓性基板時，為了防止基板的變形等，基板溫度較佳的是更接近室溫。
    提高第1區域A1之載體密度時，可以相對降低成膜時的成膜室內的氧分壓，以降低膜中的氧濃度。例如，使成膜時的氧分壓/氬分壓比達到0.005。反之，當降低電子載體密度時，藉由相對提高成膜時的成膜室內的氧分壓(例如，成膜時的氧分壓/氬分壓比達到0.067)、或者在成膜中或成膜後照射氧自由基、或者在臭氧環境中對所述成膜面照射紫外線等，可以提高膜中的氧濃度。
    需要說明的是，在本實施方式之薄膜電晶體的製造方法中，較佳的是，濺鍍成膜成第1區域A1時的第1氧分壓/氬分壓比高於濺鍍成膜成第2區域A2時的第2氧分壓/氬分壓比。 -第2區域的成膜-
    在形成作為第1區域A1的IGZO膜後，進行作為第2區域A2的IGZO膜的成膜。第2區域A2的成膜可以採用下述方法：在第1區域A1的成膜後暫且停止成膜，並改變成膜室內的氧分壓和施加在靶材上的電力，之後再次開始成膜的方法；也可以是不停止成膜，而快速或緩慢地改變成膜室內的氧分壓和施加在靶材上的電力的方法。
    此外，還可以採用靶材直接使用第1區域A1的成膜時使用的靶材、並改變投入的電力的方法；也可以採用從第1區域A1的成膜向第2區域A2的成膜切換時，停止向第1區域A1的成膜中使用的靶材投入電力，而向包含In、Ga、Zn的不同的靶材施加電力的方法；更可以採用除第1區域A1的成膜中使用的靶材以外，更向多個靶材追加施加電力的方法。例如，作為第2區域A2，成膜成50 nm厚的以In(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)、q/(p+q)=0.750表示的IGZO層。
    成膜成第2區域A2時的基板溫度可以根據基板任意選擇，當使用樹脂製的可撓性基板時，與第1區域A1及成膜時一樣，基板溫度較佳的是更接近室溫。
    提高第2區域A2之載體密度時，可以相對降低成膜時的成膜室內的氧分壓，以降低膜中的氧濃度。例如使成膜時的氧分壓/氬分壓比達到0.005。反之，當降低電子載體密度時，藉由相對提高成膜時的成膜室內的氧分壓(例如，使成膜時的氧分壓/氬分壓比達到0.067)、或者在成膜中或成膜後照射氧自由基、或者在臭氧環境中對所述成膜基板表面照射紫外線等，可以提高膜中的氧濃度。
    藉由照射氧自由基或在臭氧環境中照射紫外線照射來提高膜中的氧濃度時，可以在第1區域A1和第2區域A2的成膜中和成膜後進行，也可以只在第2區域A2的成膜後進行。此外，照射氧自由基時的基板溫度可以根據基板任意選擇，但在使用可撓性基板時，基板溫度較佳的是更接近室溫。
    藉由濺鍍法成膜成各區域A1、A2時，較佳的是，在不暴露於大氣中的情況下連續成膜成氧化物半導體層12。藉由不暴露於大氣中而成膜成氧化物半導體層12，可以防止各區域A1、A2間混入雜質，其結果，可以得到更優異的電晶體特性。此外，可以減少成膜製程數，因此還可以降低製造成本。
    需要說明的是，在本實施方式中，當製造底閘極型薄膜電晶體1時，以第1區域A1、第2區域A2的順序成膜成氧化物半導體層12；當製造圖2所示的頂閘極型薄膜電晶體2時，可以以第2區域A2、第1區域A1的順序進行成膜。
    需要說明的是，氧化物半導體層12之載體濃度的控制可以藉由調製第1區域A1、第2區域A2的組成來進行，此外還可以藉由控制成膜時的氧分壓來進行。
    具體而言，氧化物半導體層12中的氧濃度的控制可以藉由分別控制第1區域A1及第2區域A2的成膜時的氧分壓來進行。例如，在濺鍍成膜成氧化物半導體層12時，使成膜室內達到第1氧分壓/氬分壓比以成膜成第1區域A1，使成膜室內達到第2氧分壓/氬分壓比以成膜成第2區域A2。當提高成膜時的氧分壓時，可以降低載體濃度，隨之可以期待斷開電流的降低。另一方面，當降低成膜時的氧分壓時，可以增大載體濃度，隨之可以期待場效移動度的增大。
    此外，在第1區域A1的成膜中及/或成膜後，藉由對第1區域A1之成膜面照射氧自由基、或者在臭氧環境中對第1區域A1之成膜面照射紫外線，也可以促進膜的氧化，降低第1區域中的氧缺損量。
    此外，藉由向由第1區域A1及第2區域A2構成的氧化物半導體層12的一部分Zn中摻雜能帶寬度(band gap)更寬的元素離子，隨著光學能帶寬度增大可以賦予光照安定性。具體而言，藉由摻雜Mg，可以增大膜的能帶寬度。例如，藉由向第1區域A1和第2區域A2中分別摻雜Mg，與只控制In、Ga、Zn的組成比的系統相比，保持積層膜的能帶側面圖不變，而可以增大能帶寬度。
    例如，由於有機電致發光(有機EL)中使用的藍色發光層在λ=450 nm左右顯示出具有峰的寬的發光，因此假設IGZO膜之光學能帶寬度較窄，在所述區域具有光學吸收時，容易引起電晶體的閾值偏移。因此，特別是作為用於有機EL驅動用的薄膜電晶體，較佳的是，活性層中使用的材料的能帶寬度較大。
    此外，第1區域A1及第2區域A2之載體密度也可以藉由陽離子摻雜劑來任意控制。當載體密度沒有增加時，可以摻雜容易形成價數相對較大的陽離子的材料(例如Ti、Zr、Hf、Ta等)。但是，當摻雜價數大的陽離子時，氧化物半導體膜之構成元素數增加，因此在成膜過程的單純化、低成本化方面，較佳的是，利用氧濃度(氧缺損量)來控制載體密度。
    此外，從可以在300℃以下的溫度下成膜的角度考慮，較佳的是，氧化物半導體層12為非晶質。例如，非晶質的IGZO膜可以在200℃以下的基板溫度下成膜。氧化物半導體層是否是非晶質，這可以藉由X射線衍射測定來確認。即，當藉由X射線衍射測定沒有檢測到顯示出晶體結構的明確的峰時，可以判定所述氧化物半導體層為非晶質。
    而且，在形成氧化物半導體層12之後可以進行退火處理。退火時的環境可以根據膜來任意選擇，而退火溫度可以根據基板11任意選擇，但在使用可撓性基板時，較佳的是在更低溫度下(例如200℃以下)進行退火。另一方面，當使用玻璃基板等具有高耐熱性的基板時，可以在500℃左右的高溫下進行退火處理。
    此外，從形成歐姆觸點的角度考慮，較佳的是，在成膜成第1區域及第2區域後，在300℃以上的溫度下進行後期退火處理。
    圖5(A)及圖5(B)是將5層Ga/(In+Ga)=0.75的IGZO膜和Ga/(In+Ga)=0.25的IGZO膜積層得到的積層膜之截面STEM(掃描穿透式電子顯微鏡)像，圖5(A)是剛剛積層後(退火處理前)的截面STEM像，圖5(B)是在退火溫度600℃下處理後的截面STEM像。由圖5(A)及圖5(B)可以確認：在IGZO膜的積層結構中，即使在600℃下進行退火處理，也維持積層結構。
    將積層有第1區域A1和第2區域A2的氧化物半導體膜按照經由閘極絶緣膜15而與之後形成的閘極電極16對向配置的方式進行圖案化，藉此形成氧化物半導體層12。圖案的形成例如可以藉由光刻法及蝕刻來進行。具體而言，利用光刻法於殘留的部分形成光阻圖案，再利用鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液進行蝕刻，藉此進行圖案化。 (源極電極和汲極電極的形成)
    在形成氧化物半導體層12之後，於氧化物半導體層12之上形成用於形成源極．汲極電極13、14的金屬膜。
    關於源極電極13和汲極電極14，考慮到與所用材料的適性，例如均可以按照從印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子電鍍法等物理方式、CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜。
    例如，利用蝕刻或剝離法將金屬膜以預定的形狀進行圖案化，以形成源極電極13和汲極電極14。此時，較佳的是，將與源極電極13、汲極電極14這些電極13、電極14連接的配線(未圖示)同時進行圖案化。
    按照以上的次序，可以製作圖1所示的薄膜電晶體1。
    本發明之薄膜電晶體兼具高移動度和常閉狀態，可適用於各種元件。使用了本發明之薄膜電晶體的本發明之顯示裝置及感測器，均由於低耗電量而顯示出良好的特性。需要說明的是，這裡所說的「特性」，在顯示裝置中是指顯示特性，在感測器中是指靈敏度特性。 <液晶顯示裝置>
    關於具備本發明之薄膜電晶體的顯示裝置之一實施方式即液晶顯示裝置，圖6繪示其一部分的概略截面圖，圖7繪示其電氣配線的概略構成圖。
    如圖6所示，本實施方式之液晶顯示裝置5的構成如下，其具備：圖2所示的頂閘極-底部接觸型的薄膜電晶體2，其中包括閘極電極16、閘極絶緣膜15、由第1區域A1和第2區域A2構成的氧化物半導體層12、源極電極13、以及汲極電極14；液晶層57，其於薄膜電晶體2之閘極電極16上的保護薄膜電晶體2之閘極電極16的鈍化層54上被畫素下部電極55及其對向上部電極56夾持；以及RGB彩色濾光片58，用於與各畫素對應以產生不同的顏色；在TFT2之基板11側及彩色濾光片58上分別具備偏光板59a、偏光板59b。
    此外，如圖6、圖7所示，本實施方式之液晶顯示裝置5具備：相互平行的多條閘極配線51；以及與所述閘極配線51交叉的相互平行的資料配線52。這裡，閘極配線51與資料配線52電絶緣。在閘極配線51與資料配線52的交叉部附近設有薄膜電晶體2。
    薄膜電晶體2之閘極電極16與閘極配線51連接，薄膜電晶體2之源極電極13與資料配線52連接。此外，薄膜電晶體2之汲極電極14經由設在閘極絶緣膜15上的接觸窗開口(contact hole)19(導電體埋入接觸窗開口19中)與畫素下部電極55進行電氣連接。此畫素下部電極55與接地的對向電極56一起構成電容器53。
    在圖6所示的本實施方式之液晶裝置中，雖然具備頂閘極型的薄膜電晶體，但本發明之顯示裝置即液晶裝置中使用的薄膜電晶體並不限於頂閘極型，可以是底閘極型的薄膜電晶體。
    由於本發明之薄膜電晶體具有高移動度，因此在液晶顯示裝置中可以實現高精細、快速回應、高對比度等高品位顯示，還適於大圖面化。此外，特別是當氧化物半導體層12(活性層)為非晶質時，可以抑制元件特性的分散不均，實現大圖面且無斑點的優異的顯示品位。而且，由於特性偏移少，因此可以降低閘極電壓，進而可以降低顯示裝置的耗電量。
    此外，根據本發明，構成氧化物半導體層(活性層)的第1區域A1及第2區域A2可以使用能夠在低溫(例如200℃以下)下成膜的非晶質膜來形成，因此可以使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，還可以提供顯示品質優異的可撓式液晶顯示裝置。 <有機EL顯示裝置>
    作為具備本發明之TFT的顯示裝置的一個實施方式，關於主動陣列方式的有機EL顯示裝置，在圖8中繪示其一部分的概略截面圖，在圖9中繪示電氣配線之概略構成圖。
    在有機EL顯示裝置的驅動方式中，有單純陣列方式和主動陣列方式兩種。雖然單純陣列方式具有可以以低成本製作的優點，但由於是一條一條地選擇掃描線使畫素發光，因此掃描線數與每條掃描線的發光時間成反比。因此，難以實現高精細化及大圖面化。在主動陣列方式中，每一個畫素都形成電晶體或電容器，因此製造成本增加，但不存在如單純陣列方式那樣不增加掃描線數的問題，因此適於高精細化及大圖面化。
    本實施方式之主動陣列方式的有機EL顯示裝置6，於基板60上的鈍化層61a上分別具備頂閘極-頂部接觸型的薄膜電晶體作為驅動用TFT2a及切換用TFT2b。驅動用TFT2a包括閘極電極16a、閘極絶緣膜15、第1區域A1和第2區域A2、源極電極13a以及汲極電極14a。切換用TFT2b包括閘極電極16b、閘極絶緣膜15、由第1區域A1和第2區域A2構成的氧化物半導體層12、源極電極13b以及汲極電極14b。於薄膜電晶體2a、2b上具備有機發光元件65，所述有機發光元件65包含夾在下部電極62和上部電極63中的有機發光層64，並藉由鈍化層61b保護上部電極63的上面。
    此外，如圖8、圖9所示，本實施方式之有機EL顯示裝置6具備：相互平行的多條閘極配線66；以及與所述閘極配線66交叉的相互平行的資料配線67及驅動配線68。這裡，閘極配線66和資料配線67、驅動配線68電氣絶緣。切換用薄膜電晶體2b之閘極電極16b與閘極配線66連接，切換用薄膜電晶體2b之源極電極13b與資料配線67連接。此外，切換用薄膜電晶體2b之汲極電極14b與驅動用薄膜電晶體2a之閘極電極16a連接，同時藉由使用電容器69使驅動用薄膜電晶體2a保持工作狀態。驅動用薄膜電晶體2a之源極電極13a與驅動配線68連接，而汲極電極14a與有機EL發光元件65連接。
    在圖8所示的本實施方式之有機EL裝置中，雖然也具備頂閘極型的薄膜電晶體2a、2b，但本發明之顯示裝置即有機EL裝置中使用的薄膜電晶體並不限於頂閘極型，可以是底閘極型的薄膜電晶體。
    由於本發明之薄膜電晶體具有高移動度，因此耗電量低且可以實現高品位的顯示。此外，根據本發明，由於構成氧化物半導體層(活性層)的第1區域A1及第2區域A2可以使用能夠在低溫(例如200℃以下)下成膜的非晶質膜來形成，所以可以使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，可以提供顯示品質優異的可撓式有機EL顯示裝置。
    需要說明的是，在圖8所示的有機EL顯示裝置中，既可以以上部電極63作為透明電極，形成頂部發射型；也可以以下部電極62及TFT2a、TFT2b的各電極作為透明電極，藉此形成底部發射型。 <X射線感測器>
    關於本發明之感測器的一實施方式即X射線感測器，圖10中繪示其一部分之概略截面圖，圖11中繪示其電氣配線之概略構成圖。
    本實施方式之X射線感測器7具備形成於基板11上的包含閘極電極16、閘極絶緣膜15、具備第1區域A1和第2區域A2的氧化物半導體層12、源極電極13、汲極電極14的薄膜電晶體2及電容器70、形成於電容器70上的電荷收集用電極71、X射線變換層72和上部電極73而構成。於薄膜電晶體2上設有鈍化膜75。
    電容器70形成以電容器用下部電極76和電容器用上部電極77夾持絶緣膜78的結構。電容器用上部電極77經由設在絶緣膜78上的接觸窗開口79與薄膜電晶體2之源極電極13和汲極電極14中的任一個(在圖10中是指汲極電極14)連接。
    電荷收集用電極71設在電容器70中的電容器用上部電極77上，與電容器用上部電極77連接。X射線變換層72由非晶質硒形成，以覆蓋薄膜電晶體2及電容器70的方式設置。上部電極73設在X射線變換層72上，與X射線變換層72連接。
    如圖11所示，本實施方式之X射線感測器7具備：相互平行的多條閘極配線81；以及與閘極配線81交叉的、相互平行的多條資料配線82。這裡，閘極配線81與資料配線82電氣絶緣。在閘極配線81與資料配線82的交叉部附近具備薄膜電晶體2。
    在圖10、圖11中，薄膜電晶體2之閘極電極16與閘極配線81連接，薄膜電晶體2之源極電極13與資料配線82連接。此外，薄膜電晶體2之汲極電極14與電荷收集用電極71連接，而且，此電荷收集用電極71與接地的對向電極76一起構成電容器70。
    在本構成之X射線感測器7中，在圖10中從上部(上部電極73側)照射X射線，在X射線變換層72中生成電子-電洞對。藉由上部電極73事先對此X射線變換層72施加高電場，使生成的電荷蓄積在電容器70中，藉由依次掃描薄膜電晶體2來讀取。
    本發明之X射線感測器，由於具備接通高、可靠性優異的薄膜電晶體2，因此S/N高、靈敏度特性優異，因此在X射線數位攝影裝置中使用時，可以得到動態範圍廣的圖像。
    特別是本發明之X射線數位攝影裝置，不是只能夠進行靜止圖像攝影，還可適用於以一台進行動畫的透視和靜止圖像攝影的X射線數位攝影裝置。而且，當薄膜電晶體2中的構成氧化物半導體層(活性層)的第1區域A1及第2區域A2為非晶質時，可以得到均一性優異的圖像。
    需要說明的是，在圖10所示的本實施方式之X射線感測器中，雖然具備頂閘極型薄膜電晶體，但本發明之感測器中使用的薄膜電晶體並不限於頂閘極型，可以是底閘極型薄膜電晶體。 [實施例]
    以下，說明實驗例，但本發明並不受這些實施例的任何限定。
    本發明人等在本發明之薄膜電晶體中，關於構成氧化物半導體層的第1區域A1及第2區域，進行以下實驗，證實在特定的組成範圍內可以製造移動度高且斷開電流低的元件。 <TFT特性之第1區域組成依存性>
    首先，作為實施例1~8及比較例1~4，製作以下那樣的底閘極、頂部接觸型薄膜電晶體。
    基板使用表面上形成有SiO2的氧化膜(厚度：100 nm)、且高濃度摻雜SiO2的p型矽基板(三菱材料公司(Mitsubishi Materials Corporation)製)。
    關於氧化物半導體層，首先，將In(a)Ga(b)Zn(c)O(d)，(a>0，b>0，c>0，d>0，a+b+c=1)濺鍍成膜使達到5 nm的厚度，作為第1區域。這裡，如以下的表2所示調製組成。
    另一方面，以50 nm的厚度濺鍍成膜成以In(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)、q/(p+q)=0.750表示的IGZO膜，作為第2區域A2。
    在各區域間在不暴露於大氣中的情況下連續成膜成氧化物半導體層。在第1區域、第2區域中，各區域的濺鍍採用使用In2O3靶材、Ga2O3靶材、ZnO靶材的三元共濺鍍來進行。各區域的膜厚的調整藉由調整成膜時間來進行。
    第1區域的組成和TFT的特性見以下的表2。此外，第1區域的成膜條件在實施例1~8、比較例1~4中共通且如下。 (第1區域的濺鍍條件)
    達到的真空度：6×10-6Pa
    成膜壓力：4.4×10-1Pa
    成膜溫度：室溫
    氧/氬分壓：0.067
    此外，第2區域的濺鍍條件如下，在所述實施例1~8及比較例1~4中共通。 (第2區域的濺鍍條件)
    達到的真空度：6×10-6Pa
    成膜壓力：4.4×10-1Pa
    成膜溫度：室溫
    氧分壓/氬分壓：0.067
    In2O3、Ga2O3、ZnO靶材的投入電力比：19.3：70.0：14.5
    藉由濺鍍進行所述兩種氧化物半導體膜的積層，之後利用真空蒸鍍法，經由金屬罩於所積層的膜上形成包含Ti(10 nm)/Au(40 nm)的電極層。形成電極層後，在300℃、氧分壓為100%的環境下進行後期退火處理。
    藉由以上操作，作為通道長為180 μm、通道寬為1 mm的底閘極型薄膜電晶體，得到下述表2所示的實施例1~8及比較例1~4的薄膜電晶體。
    對於製作的所述實施例1~8及比較例1~4的薄膜電晶體，使用半導體參数．分析儀4156C(安捷倫科技公司製)，進行電晶體特性(Vg-Id特性)及移動度μ的測定。
    Vg-Id特性的測定如下進行：將汲極電壓(Vd)固定在10 V，在-30 V~+30 V的範圍內掃描閘極電壓(Vg)，藉由測定各閘極電壓(Vg)下的汲電流(Id)來進行。斷開電流(Ioff)以Vg-Id特性中Vg=0 V時的電流值來定義。
    此外，關於移動度，將汲極電壓(Vd)固定在1 V，在此狀態下在-30 V~+30 V的範圍內掃描閘極電壓(Vg)，由所得的線形區域中的Vg-Id特性算出線形移動度，記作移動度。
    在測定結果中，代表性的Vg-Id曲線(實施例1、比較例1、3)見圖12。
    此外，關於調製第1區域的組成時的特性，匯總的結果為圖13及圖14的三元相圖。在圖13的區域中，當組成範圍處於被三角形包圍的區域B中時，可以兼具常閉狀態和超過30 cm2/Vs的高移動度。此區域相當於以b≦17a/23-28/115，b≧3a/37，b≦-9a+28/5(其中a+b+c=1)表示的組成範圍。
    在第1區域組成處於圖14之區域A所表示的區域內的實施例1中，常閉狀態(Id≦1E-9、Vg=0V)且得到了μ=42.8 cm2/Vs的高移動度。而在與實施例1相比特別是In含量增加的比較例1~比較例4中，雖然載體濃度過剩、且得到了高移動度，但難以實現常閉狀態驅動。
    關於實施例1~實施例8、比較例1~比較例4，除第1區域的組成比外，將移動度、斷開電流的結果匯總見下述表2。
    可知：當第2區域的組成及成膜條件相同時，電晶體特性較大程度依存於第1區域的組成。可知特別是在b≦17a/23-28/115，b≧3a/37，b≦-9a+28/5(其中a+b+c=1)的範圍內，兼具超過30 cm2/Vs的場效移動度和常閉狀態(Id=1E-9、Vg=0 V)特性。 <TFT特性的IGZO層組成依存性>
    為了評價TFT特性是如何根據第2區域的組成而發生變化，製作下述的底閘極、頂部接觸型薄膜電晶體，作為實施例9~實施例13、比較例5、比較例6。基本的電晶體的製作方法與實施例1相同，第1區域固定為IGZO(a：b：c=37/60：3/60：20/60)，只將第2區域的組成按照以下的表3進行調製。
    在第2區域的成膜條件中，達到的真空度、成膜壓力、成膜溫度、氧/氬分壓共通，分別為6×10-6Pa、4.4×10-1Pa、室溫、0.067，如以下表3所示調製陽離子組成比，進行成膜。成膜後，在下述條件下進行退火。 (後期退火條件)
    退火溫度：300℃
    退火時間：1小時
    退火環境：氧分壓100%
    測定移動度、斷開電流，結果見下述表3。
    由表3可知：在第2區域為p=0、q/(p+q)>0.875的比較例5的情況下，TFT沒有工作。認為這是由於源極．汲極電極與第2區域的接觸電阻增大的緣故，當q/(p+q)>0.875時，難以製作高移動度的TFT(可以製作藉由控制第2區域成膜時的氧分壓而進行工作的TFT)。因此可知：當第1區域的組成相同時，較佳的是第2區域的q/(p+q)為0.875以下。
    另一方面，當減少q/(p+q)使q/(p+q)=0.250時，在(比較例6)中，閾值向負向大幅偏移，形成斷開電流大幅增加的狀態。作為所述之斷開電流增大的要因，可以列舉：藉由增加In含有率，第2區域的載體濃度相對增加；以及電子親和力也變得較高。此時，認為載體從第1區域流入第2區域、或者在第2區域中產生傳導載體路徑，若不大量施加負的閘極偏壓，則難以夾止。因此，為了製作移動度高且斷開電流低的電晶體，必須是q/(p+q)>0.250。
    因此，當第1區域的組成相同時，若使第2區域的組成滿足0.250<q/(p+q)≦0.875，則可以製作在保持高移動度的同時斷開電流低的TFT。 <TFT特性的IGZO層膜厚依存性>
    然後，作為實施例15~實施例17，接下來製作下述的底閘極、頂部接觸型薄膜電晶體。除了使第1區域的組成達到IGZO(1.85：0.15：1，與實施例1相同的組成)、並將第2區域的組成固定為IGZO(0.5：1．5：1)、使第2區域的膜厚分別變為10 nm、30 nm、50 nm、70 nm以外，使基本組成、構成與實施例1相同，製作實施例15~實施例17的薄膜電晶體。使用製作的實施例15~實施例17的薄膜電晶體，評價第2區域的膜厚是如何影響TFT特性的。電晶體的構成和TFT特性見以下表4。
    如表4所示，均具有高移動度和低斷開電流，但在第2區域的膜厚為10 nm以下時，雖然移動度變高，但S值惡化，斷開電流處於增大的趨勢。另一方面，當第2區域的膜厚為30 nm以上時，S值良好，可以期待降低斷開電流。因此，當第1區域的組成相同時，較佳的是，第2區域的膜厚超過10 nm、且盡可能達到30 nm以上。若第2區域的膜厚為70 nm以上，則發現移動度少許下降，所以更佳的是第2區域的膜厚小於70 nm。
    需要說明的是，在所述本實施例1~實施例8中，雖然第2區域的膜厚為50 nm，但均兼具高移動度和常閉狀態，S值也良好(0.5V/decade以下)。在本實施例1~實施例8中，雖然第1區域之組成相差甚大，但這暗示：即使第1區域之組成不同，但所述趨勢可以應用。因此可知：當固定第1區域組成時，較佳的是，第2區域的膜厚超過10 nm且小於70 nm。 <電晶體之驅動安定性>
    接下來，對於實施例1之電晶體，藉由繼續施加恆定電壓來進行驅動安定性評價。作為比較例，除了以IGZO(In：Ga：Zn=1：1：1)單膜(膜厚50nm)作為活性層部位以外，進行與實施例2相同的操作，製作普通的IGZO-TFT(比較例7)。此外，除了以IZO(In：Zn=1：1)作為第1區域以外，製作與實施例1之TFT具有相同的構成的TFT(比較例8)。
    作為恆定電壓應力，繼續施加Vg=+15 V、Vd=+10 V，經過一定時間後掃描Vg，評價Vg-Id特性，Vg-Id特性的評價結束後，再次繼續施加恆定電壓應力。
    相對於應力時間的閾值偏移量(△Vth)見圖15。此外，根據圖15之△Vth的應力時間依存性的資料點，利用指數近似進行外插，算出108秒後的閾值偏移量，結果見表5。這裡，評價△Vth時的Vth由Vg-Id曲線與標準化電流值W/L×10-9(A)的交點算出。
    表5顯示實施例1、比較例7、比較例8的場效移動度和△Vth。
    由圖15可知：與現有的IGZO-TFT相比，本發明之電晶體對繼續驅動的安定性極高。此外，如表5所示，特別是在形成電流路徑的第1區域中，與使用IZO時相比，如本實施例那樣使用IGZO時，對驅動時的電壓施加應力的安定性提高。藉由使用本發明之電晶體，場效移動度達到現有的IGZO-TFT的兩倍以上，同時對繼續驅動的安定性也提高一位數以上。 <TFT特性的退火溫度依存性>
    在與實施例1相同的條件下形成第1區域，之後如以下的表6所示調製陽離子組成比，進行成膜。在第2區域的成膜條件中，達到的真空度、成膜壓力、成膜溫度、氧/氬分壓共通，分別為6×10-6Pa、4.4×10-1Pa、室溫、0.067。成膜後，在以下的條件下進行退火。 (後期退火條件)
    退火溫度：400℃
    退火時間：1小時
    退火環境：大氣
    測定移動度、斷開電流，結果見下述表6。
    如表6所示，即使在400℃下退火的情況下，當q/(p+q)>0.250時，斷開電流也達到1E-9A以下。
    綜上所述，對本發明之薄膜電晶體的用途沒有特別限定，但本發明之薄膜電晶體適合作為例如作為電光學裝置的顯示裝置(例如液晶顯示裝置、有機電致發光(EL，Electro Luminescence)顯示裝置、無機EL顯示裝置等)中的驅動元件。
    而且，本發明之薄膜電晶體還適合用作使用樹脂基板可以藉由低溫製程製作的可撓性顯示器等器件、電荷耦合元件(Charge Coupled Device，CCD)、互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器、X射線感測器等各種感測器、微電子機械系統(Micro Electro Mechanical System，MEMS)等各種電子器件中的驅動元件(驅動電路)。
    關於日本專利申請2011-177235的揭示，其整體藉由參照而納入本說明書中。
    關於本說明書中記載的所有文獻、專利申請以及技術標準，與具體且分別地記載各個文獻、專利文獻以及技術規格藉由參照而納入的情形相同程度地藉由參照而納入本說明書中。
    1、2、2a、2b‧‧‧薄膜電晶體
    5‧‧‧液晶顯示裝置
    6‧‧‧有機EL顯示裝置
    7‧‧‧X射線感測器
    11、60‧‧‧基板
    12‧‧‧氧化物半導體層
    13、13a、13b‧‧‧源極電極
    14、14a、14b‧‧‧汲極電極
    15‧‧‧閘極絶緣膜
    16、16a、16b‧‧‧閘極電極
    19、79‧‧‧接觸窗開口
    51、66、81‧‧‧閘極配線
    52、67、82‧‧‧資料配線
    53、69、70‧‧‧電容器
    54‧‧‧鈍化層
    55‧‧‧畫素下部電極
    56‧‧‧對向上部電極
    57‧‧‧液晶層
    58‧‧‧彩色濾光片
    59a、59b‧‧‧偏光板
    61a、61b‧‧‧鈍化層
    62‧‧‧下部電極
    63、73‧‧‧上部電極
    64‧‧‧有機發光層
    65‧‧‧有機發光元件
    68‧‧‧驅動配線
    71‧‧‧電荷收集用電極
    72‧‧‧X射線變換層
    75‧‧‧鈍化膜
    76‧‧‧電容器用下部電極
    77‧‧‧電容器用上部電極
    78‧‧‧絶緣膜
    A1、A2‧‧‧區域
    圖1是繪示本發明之薄膜電晶體之一例(底閘極-頂部接觸型)的構成的概略圖。
    圖2是繪示本發明之薄膜電晶體之一例(頂閘極電極-底部接觸型)的構成的概略圖。
    圖3是繪示三元相圖記法中的第1區域之組成範圍的圖。
    圖4是繪示三元相圖記法中的第1區域之較佳的組成範圍的圖。
    圖5(A)及圖5(B)分別是繪示IGZO積層膜之剛積層後、(B)600℃退火處理後的截面STEM像。
    圖6是繪示實施方式之液晶顯示裝置之一部分的概略截面圖。
    圖7是圖6之液晶顯示裝置之電氣配線之概略構成圖。
    圖8是繪示實施方式之有機EL顯示裝置之一部分的概略截面圖。
    圖9是圖8之有機EL顯示裝置之電氣配線之概略構成圖。
    圖10是繪示實施方式之X射線感測器陣列之一部分的概略截面圖。
    圖11是圖10之X射線感測器陣列之電氣配線之概略構成圖。
    圖12是繪示藉由第1區域之組成調製引起的Vg-Id特性變化的圖。
    圖13是繪示三元相圖記法中的實施例及比較例之第1區域之組成的圖。
    圖14是繪示三元相圖記法中的實施例及比較例之第1區域之組成及特性的圖。
    圖15是繪示相對於應力時間的閾值偏移(△Vth)的變化的圖。
    1‧‧‧薄膜電晶體
    11‧‧‧基板
    12‧‧‧氧化物半導體層
    13‧‧‧源極電極
    14‧‧‧汲極電極
    15‧‧‧閘極絶緣膜
    16‧‧‧閘極電極
    A1、A2‧‧‧區域
    权利要求:
    Claims (18)
    [1] 一種薄膜電晶體，包括：閘極電極；閘極絶緣膜，其與所述閘極電極相接觸；氧化物半導體層，包括第1區域和第2區域，且經由所述閘極絶緣膜而與所述閘極電極對向配置，所述第1區域以In(a)Ga(b)Zn(c)O(d)(0<a≦37/60，3a/7-3/14≦b≦91a/74-17/40，其中b>0，0<c≦3/5，a+b+c=1，d>0)表示，所述第2區域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且與所述第1區域相比距所述閘極電極較遠；以及源極電極和汲極電極，彼此分開配置，且經由所述氧化物半導體層可以導通。
    [2] 如申請專利範圍第1項所述之薄膜電晶體，其中所述第1區域為以b≦17a/23-28/115、b≦-9a+28/5、b≧3a/7-3/14、c≦3/5表示的組成範圍內。
    [3] 如申請專利範圍第1項所述之薄膜電晶體，其中所述第1區域為以b≦17a/23-28/115、b≦-9a+28/5、b≧3a/37表示的組成範圍內。
    [4] 如申請專利範圍第1項所述之薄膜電晶體，其中所述第2區域以q/(p+q)≦0.875表示。
    [5] 如申請專利範圍第1項所述之薄膜電晶體，其中所述第2區域的膜厚超過10 nm且不足70 nm。
    [6] 如申請專利範圍第1項所述之薄膜電晶體，其中所述氧化物半導體層為非晶質。
    [7] 如申請專利範圍第1項所述之薄膜電晶體，其中所述薄膜電晶體為底閘極-頂部接觸型或頂閘極-底部接觸型。
    [8] 一種薄膜電晶體的製造方法，製造如申請專利範圍第1項所述之薄膜電晶體，所述方法包括：使成膜室內達到第1氧分壓/氬分壓比，利用濺鍍法成膜成構成所述氧化物半導體層的所述第1區域的製程；以及使所述成膜室內達到第2氧分壓/氬分壓比，利用所述濺鍍法成膜成構成所述氧化物半導體層的所述第2區域的製程。
    [9] 一種薄膜電晶體的製造方法，製造如申請專利範圍第1項所述之薄膜電晶體，所述方法包括：利用濺鍍法成膜成所述第1區域的製程；利用所述濺鍍法成膜成所述第2區域的製程；以及在所述第1區域的成膜中及/或成膜後對所述第1區域之成膜面照射氧自由基的製程。
    [10] 一種薄膜電晶體的製造方法，製造如申請專利範圍第1項所述之薄膜電晶體，所述方法包括：利用濺鍍法成膜成所述第1區域的製程；利用所述濺鍍法成膜成所述第2區域的製程；以及在所述第1區域的成膜中及/或成膜後，在臭氧環境中對所述第1區域之成膜面照射紫外線的製程。
    [11] 如申請專利範圍第8項~第10項中任一項所述之薄膜電晶體的製造方法，其中在成膜成所述第1區域的製程和成膜成所述第2區域的製程期間不將所述氧化物半導體層暴露於大氣中。
    [12] 如申請專利範圍第8項~第10項中任一項所述之薄膜電晶體的製造方法，其中在成膜成所述第1區域及所述第2區域後，在300℃以上的溫度下進行後期退火處理。
    [13] 如申請專利範圍第8項所述之薄膜電晶體的製造方法，其中所述第1氧分壓/氬分壓比高於所述第2氧分壓/氬分壓比。
    [14] 一種顯示裝置，包括如申請專利範圍第1項~第7項中任一項所述之薄膜電晶體。
    [15] 一種影像感測器，包括如申請專利範圍第1項~第7項中任一項所述之薄膜電晶體。
    [16] 一種X射線感測器，包括如申請專利範圍第1項~第7項中任一項所述之薄膜電晶體。
    [17] 一種X射線數位攝影裝置，包括如申請專利範圍第16項所述之X射線感測器。
    [18] 如申請專利範圍第17項所述之X射線數位攝影裝置，所述裝置可以進行動畫攝影。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI543379B|2016-07-21|薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ射線感測器以及ｘ射線數位攝影裝置
    TWI491049B|2015-07-01|薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
    JP5626978B2|2014-11-19|薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
    JP4982620B1|2012-07-25|電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
    US9673048B2|2017-06-06|Method of producing thin film transistor, thin film transistor, display device, image sensor, and X-ray sensor
    US8692252B2|2014-04-08|Thin-film transistor, method of producing the same, and devices provided with the same
    TWI615902B|2018-02-21|半導體元件的製造方法及場效電晶體的製造方法
    US8884272B2|2014-11-11|Amorphous oxide semiconductor material, field-effect transistor, and display device
    TWI580048B|2017-04-21|場效電晶體的製造方法
    JP5995504B2|2016-09-21|電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
    TWI575754B|2017-03-21|薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
    TWI585986B|2017-06-01|薄膜電晶體的製造方法
    同族专利:
    公开号 | 公开日
    JP5052693B1|2012-10-17|
    US20140231798A1|2014-08-21|
    KR101659074B1|2016-09-30|
    WO2013024647A1|2013-02-21|
    CN103733345B|2016-08-17|
    KR20140046017A|2014-04-17|
    JP2013041945A|2013-02-28|
    US9324880B2|2016-04-26|
    TWI543379B|2016-07-21|
    CN103733345A|2014-04-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US4283753A|1979-09-28|1981-08-11|Sprague Electric Company|Low firing monolithic ceramic capacitor with high dielectric constant|
    JP2010103451A|2007-11-26|2010-05-06|Fujifilm Corp|薄膜電界効果型トランジスタおよびそれを用いた電界発光装置|
    JPWO2009075281A1|2007-12-13|2011-04-28|出光興産株式会社|酸化物半導体を用いた電界効果型トランジスタ及びその製造方法|
    KR101425131B1|2008-01-15|2014-07-31|삼성디스플레이 주식회사|표시 기판 및 이를 포함하는 표시 장치|
    JP5121478B2|2008-01-31|2013-01-16|株式会社ジャパンディスプレイウェスト|光センサー素子、撮像装置、電子機器、およびメモリー素子|
    KR100941850B1|2008-04-03|2010-02-11|삼성모바일디스플레이주식회사|박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치|
    JP5250322B2|2008-07-10|2013-07-31|富士フイルム株式会社|金属酸化物膜とその製造方法、及び半導体装置|
    EP2146379B1|2008-07-14|2015-01-28|Samsung Electronics Co., Ltd.|Transistor comprising ZnO based channel layer|
    US9082857B2|2008-09-01|2015-07-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising an oxide semiconductor layer|
    JP5345359B2|2008-09-18|2013-11-20|富士フイルム株式会社|薄膜電界効果型トランジスタおよびそれを用いた表示装置|
    JP5538797B2|2008-12-12|2014-07-02|キヤノン株式会社|電界効果型トランジスタ及び表示装置|
    JP5328414B2|2009-02-25|2013-10-30|富士フイルム株式会社|トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置|
    JP5322787B2|2009-06-11|2013-10-23|富士フイルム株式会社|薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー|
    JP4571221B1|2009-06-22|2010-10-27|富士フイルム株式会社|Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法|
    JP4415062B1|2009-06-22|2010-02-17|富士フイルム株式会社|薄膜トランジスタ及び薄膜トランジスタの製造方法|
    JP5604081B2|2009-11-11|2014-10-08|出光興産株式会社|酸化物半導体を用いた、高移動度の電界効果型トランジスタ|
    JP5690063B2|2009-11-18|2015-03-25|出光興産株式会社|Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ|
    JP5497417B2|2009-12-10|2014-05-21|富士フイルム株式会社|薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置|
    JP5615744B2|2011-03-14|2014-10-29|富士フイルム株式会社|電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法|
    JP4982620B1|2011-07-29|2012-07-25|富士フイルム株式会社|電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ|JP5972065B2|2012-06-20|2016-08-17|富士フイルム株式会社|薄膜トランジスタの製造方法|
    TWI613813B|2012-11-16|2018-02-01|半導體能源研究所股份有限公司|半導體裝置|
    JP6193786B2|2013-03-14|2017-09-06|株式会社半導体エネルギー研究所|半導体装置及びその作製方法|
    US10304859B2|2013-04-12|2019-05-28|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device having an oxide film on an oxide semiconductor film|
    US9231002B2|2013-05-03|2016-01-05|Semiconductor Energy Laboratory Co., Ltd.|Display device and electronic device|
    US9425217B2|2013-09-23|2016-08-23|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|
    US10269831B2|2013-11-26|2019-04-23|Sharp Kabushiki Kaisha|Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes|
    US9349751B2|2013-12-12|2016-05-24|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|
    WO2016056204A1|2014-10-10|2016-04-14|株式会社Ｊｏｌｅｄ|薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル|
    CN105845545A|2015-01-14|2016-08-10|南京瀚宇彩欣科技有限责任公司|半导体装置及其制造方法|
    CN107408579B|2015-03-03|2021-04-02|株式会社半导体能源研究所|半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置|
    WO2016157016A1|2015-03-27|2016-10-06|Semiconductor Energy Laboratory Co., Ltd.|Transistor and electronic device|
    US20160308067A1|2015-04-17|2016-10-20|Ishiang Shih|Metal oxynitride transistor devices|
    KR20170126398A|2016-05-09|2017-11-17|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 상기 반도체 장치를 갖는 표시 장치|
    TWI726026B|2016-06-27|2021-05-01|日商半導體能源硏究所股份有限公司|電晶體以及半導體裝置|
    TWI737665B|2016-07-01|2021-09-01|日商半導體能源硏究所股份有限公司|半導體裝置以及半導體裝置的製造方法|
    TWI720097B|2016-07-11|2021-03-01|日商半導體能源硏究所股份有限公司|濺射靶材及濺射靶材的製造方法|
    TWI737664B|2016-07-11|2021-09-01|日商半導體能源硏究所股份有限公司|金屬氧化物及半導體裝置|
    JP6618628B2|2016-09-27|2019-12-11|シャープ株式会社|半導体装置およびその製造方法|
    JP2018067672A|2016-10-21|2018-04-26|株式会社ブイ・テクノロジー|酸化物半導体装置及びその製造方法|
    CN110121765A|2016-12-27|2019-08-13|夏普株式会社|半导体装置的制造方法和成膜装置|
    US11043600B2|2016-12-27|2021-06-22|Sharp Kabushiki Kaisha|Semiconductor device provided with oxide semiconductor TFT|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011177235A|JP5052693B1|2011-08-12|2011-08-12|薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置|
    [返回顶部]